論理素子4992 LEの航空部品EP1K100FC484-3N数

論理素子4992 LEの航空部品EP1K100FC484-3N数

航空部品の記述:

Altera® ACEX 1K装置はEABsと参照用テーブル（LUT）の建築を結合することによってダイス有効な、低価格の建築を提供する。LUTベースの論理は最大限に活用された性能を提供し、データ道のための効率は、集中的な、数学かまたはデジタル信号処理の（DSP）設計を、がEABsの道具のRAM、ROM、デュアル ポートのRAM、または先入れ/先出し最初の（先入れ先出し法）機能登録する。これらの要素はACEX 1Kを、要求に応じて高性能コミュニケーション アプリケーションのデジタル信号処理、広いデータ道の処理、データ変形およびマイクロ制御回路のような複雑な論理関数そしてメモリ機能のために適したようにする。再構成可能なCMOS SRAM要素に基づいて、ACEX 1Kの建築はシステム コンポーネントが付いている有効なインターフェイスを可能にするために高いピン・カウントと共に共通のゲート・アレーmegafunctionsを、実行するのに必要なすべての特徴を組み込む。2.5-V中心の高度プロセスそして低電圧の条件はACEX 1K装置がDSLの変復調装置から低価格スイッチまで及ぶ低価格の、大量の適用の条件を満たすようにする。

ACEX 1K装置を再構成する機能は郵送物前に完全なテストを可能にし、デザイナーがシミュレーションおよび設計証明に焦点を合わせることを可能にする。ACEX 1K装置reconfigurabilityはゲート・アレー設計のための資材管理および欠陥の適用範囲のためのテスト ベクトル生成を除去する

航空部品の特徴:

■単一装置の安価システム プログラム可能破片（SOPC）の統合を提供するプログラム可能な論理回路（PLDs）

–有効な記憶および専門にされた論理関数のようなmegafunctionsを実行するための高められた埋め込まれた配列

–まで埋め込まれた配列のブロック（EAB）ごとの16ビットの幅のデュアル ポートの機能

–概要の論理関数のための論理配列

■高密度

– 10,000から100,000の典型的なゲート（表1）を見るため

– 49,152 RAMビットまで（論理容量を減らさないで使用することができるEABごとの4,096ビット、）

■大量の適用のためのコスト効率が高くプログラム可能な建築

–費用最大限に活用されたプロセス

–高性能コミュニケーション アプリケーションのための安価解決

■システム レベルの特徴

– MultiVoltTM入力/出力ピンは2.5-V、3.3-V、または5.0-V装置によって運転するか、または運転することができる

–低い電力の消費

–二方向入力/出力の性能（設定時間[tSU]および時計tooutputの遅れ[tCO]） 250までのMHz

– 3.3-V操作のための周辺コンポーネントの結合の特殊利益団体（PCIのSIG） PCIのローカル バスの指定、修正2.2 33のMHzでに完全に準拠したまたは66のMHz

航空部品の指定: